D2D，怎样连？
（原标题：D2D，怎样连？）
若是您但愿不错经常碰面，迎接标星保藏哦~
起首：内容来自 semiengineering。
UCIe 是先进封装中芯片间互连的要领，其 2.0 版块激发了东说念主们对其过于“分量级”的担忧。但事实上，许多新功能王人是可选的，这少量似乎在公众参谋中被淡薄了。
事实上，关于那些不针对将来芯片商场的联想来说，支执该商场可能出现的新功能并不是必需的。
“UCIe 既是福音，亦然祸根，” Cadence高档居品营销奇迹部总监 Mick Posner 暗示。“该模范界说了许多变体，您不错凭据我方的具体需求进行定制。它适用于从汽车到高性能测度打算、从东说念主工智能到军事/航空航天等各个规模，因为它领有如斯多的作风。但关于 IP 提供商来说，这相通是一个祸根。您如何支执通盘这些作风？”
两种要领——束线(BoW) 和UCIe——与特有联想竞争。如今，后者占据主导地位，因为果然通盘正在进行的技俩王人是里面技俩，通盘芯片集均由里面创建和应用。因此，与外部芯片集的互操作性并非问题。
被视为促进正常芯片互操作性所必需的功能关于专用联想来说用处不大，而且业界已暗示不肯意将这些功能融入到不需要它们的联想中。
然则，UCIe 2.0 中一个关节的信息尚未引起东说念主们的关注：“一组 UCIe 功能是可选的，” UCIe 定约营销使命组主席 Brian Rea 暗示。“您无需为不需要的功能使用芯片。UCIe 与 PCIe、CXL 和 NVMe 等其他行业要领雷同，具有天真性。”
将来商场的出路
如今，商用先进封装居品均来自资金浑朴的公司，并领有自主研发通盘组件（可能不包括高带宽内存(HBM)）的资源。此类技俩经常发源于解构的 SoC，其入彀算中枢等模块不错寂寥成为芯片，以膨胀测度打算智商或裁减资本。其他模块（举例缓存或 I/O）则不错寂寥成芯片。
当单片版块超出光罩限度或需要极其腾贵的先进工艺节点时，这些技俩尤其有利。动作此类 SoC 的原始联想者，每个寂寥的 SoC 芯片王人源自该公司。除了 HBM（高密度模块）以外，市面上莫得正常使用的芯片，HBM 是芯片堆叠而非单个芯片。这使得联想公司能够透澈抑止芯片间的交互花样。
永久来看，咱们的愿景是缔造一个雷同于咱们现在软联想IP的通用商场。“咱们战役的大无数客户王人暗示，他们但愿成为一个生态系统的一部分，”Eliyan集结独创东说念主兼首席策略官Patrick Soheili暗示。但东说念主们购买的不是RTL，而是硬硅。
然则，它与 IP 有一个很大的区别。“RTL IP 模块弗成简单地插在沿途，”UCIe 定约可照看性和安全性使命组集结主席 Peter Onufryk 指出。“你需要添加好多胶水。而有了 chiplet，你就无须再添加胶水了。它们只需要插在沿途就行了。”
但若是一家公司无法掌控通盘芯片，那么就必须就一系列参数达成正常共鸣，以确保架构师能够从不同公司采购芯片，并完竣即插即用。“当芯片联想的各个方面王人有要领，而且手艺交融到位时，能够羼杂搭配来自寰球各地的芯片的愿景将成为现实，”波斯纳说说念。
尽管这么的商场尚未造成，但 UCIe 定约暗示，他们正在推出必要的功能，以指令那些开拓商场的企业。“这些功能着眼于洞开式 Chiplet 生态系统和向后兼容性的将来发展，”新念念科技居品照看执行总监 Manmeet Walia 暗示。“让它们成为可选项，是大无数客户所但愿的。”
如今大无数系统完竣不太可能包含这些尽头功能。“90% 的东说念主不热沈这些，因为它们是专属系统，”瓦利亚说说念。“大致 10% 的东说念主热沈这些，只是为了将来安全。”
照看是可选的，不错全部或部分
完竣 UCIe 2.0 带来的大部分是照看功能，以确保启动和可组合性。这些功能经常影响通讯堆栈的更高层，而不是 PHY。Onufryk 说：“你不错将 UCIe 可照看性视为芯片组之间的 AXI 流传输。你不错读取和写入芯片组上的寄存器。它有一个功能结构。通盘这些王人是可选的。功能结构位于芯片组内界说的地址。它态状了 UCIe 界说的供应商 ID 和引诱 ID，就像在 PCIe 中一样。”因此，启动会读取一些寄存器来完成成立。这么作念的主见是，天然此类寄存器读取触及蔓延，但蔓延很小。
照看高唱不错通过两个接口之一发出。“UCIe 有一个主频接口，它是主要的数据旅途，”Onufryk 说说念。“咱们每个模块还配备了一条边带线，用于链路老成。照看高唱不错在边带或主频上运行。”
一朝实施，这些照看功能将提供一系列功能，每个功能王人是可选的。它们包括：
发现封装内的芯片过火配置；
芯片配置和寄存器值的启动化；
固件下载；
电源和热照看；
虚假报告；
性能监控和遥测；
检索日记和崩溃转储信息；
自检、制造和安设测试以及调试；
添加照看蚁集（边带；不错使用主频带代替），以及缓助信号规格，举例时钟、复位等。
从高端倪来看，这些功能王人提供了赫然的实用性。但它们远远超出了两个芯片之间最小贯穿所需的范畴。
多种其他选项
其中许多功能需要在处理器上运行的照看软件。但最低限定的必需功能旨在完竣盲芯片启动。其理念是，芯片之间的贯穿必须能够正常使命，而无需处理器先启动。
该模范包含一些强制性元素，举例通说念回转，必须在莫得外部抑止的情况下处理。“就像在 PCIe 中一样，咱们不错翻转通说念的国法，”Onufryk 说。“若是你在东边或西边贯穿一个芯片组，然后又想在北边或南方贯穿它，你就必须翻转通说念的国法。是以你需要一个多路复用器来翻转通说念。”
但即使是这种“强制”功能，在定制完竣中亦然无可不可的。“若是你知说念你老是在一侧贯穿，就不需要翻转通说念，”他指出。“你不错去掉阿谁多路复用器。它不会破坏任何可测量的功率，但这是一个东说念主们称之为‘分量级’的问题。”
紧迫的是，需要电路的功能，不管是强制的仍是可选的，王人指定了活动，而不是联想细节。“他们不会告诉你如何联想电路，”Eliyan 策略营销副总裁 Kevin Donnelly 说。“事实上，他们极度幸免了这少量。”
值得正式的是，之前的版块也提供了选项。“即使是 UCIe 1.1 也提供了选项，若是你想要完竣非原始的 die-to-die 模式的 UCIe–UCIe 贯穿，那么它就具有天真性，”西门子 EDA 中央工程治理决策总监 Pratyush Kamal暗示。
Posner 暗示：“有有机基板版块，也有适用于 CoWoS 或 EMIB 的高档封装版块。高档封装的要领界说是 64 个发送通说念和 64 个给与通说念。但若是不需要那么多带宽，不错将其减半。”
发现手艺成为典型代表
似乎最受关注的功能之一等于发现手艺。该术语以及它在 PCIe 等要领中的留传问题，激发了东说念主们对如何解读“发现”一词的更高关注度，许多东说念主的解读与其本意不同。
发现是许多蚁集的紧迫特色，尤其是那些具有动态配置选项的蚁集。若是一个蚁集不错在添加或缺失即兴数目的卡或节点的情况下启动，那么每次启动王人必须探讨通盘存在的身分。这不错称为动态发现，以强调元素不错在汇齐集相差。
天然，关于先进的封装来说，这果然莫得试验道理。天然如实存在某种可能性，炒股开户比如有东说念主会闭幕先进的封装，更换芯片，然后重新拼装，使其仍然能够正常使命，但试验发生这种情况的可能性果然为零。
相背，证实封装内容（内容上是盘货库存）并协商 Chiplet 通讯所需的任何底层功能可能会有所匡助。咱们不错将其视为静态发现或排列。
区别很紧迫。动态发现需要更多的通讯，因为它从零发轫。使用 chiplet，您知说念我方盼望什么，因此快速读取寄存器即可证实。这等于 UCIe 2.0 发现功能的精髓。
“咱们确信，在这个洞开的 Chiplet 生态系统中，SoC 固件将成为撑执，”Onufryk 说说念。“硬件是最简单的部分。因此，咱们但愿不仅能够将这些 Chiplet 贯穿在沿途，还能将固件与 Chiplet 沿途请托。动态发现的道理在于允许固件的重迭使用。”
一些更接近要领的东说念主想知说念，为什么简单的寄存器读取会被合计是禁锢的。“发现的资本是只读寄存器，”Onufryk 说。“它试验上比 PCIe 排列更简单，但道理相当相似。”
功能系结
一些东说念主合计，各式功能有可能天然地整合到面向应用的系结包中。这些功能甚而可能得到 UCIe 定约的认同。Kamal 指出：“也许有一天，chiplet 会获取不同级别的 UCIe 兼容性认证。”
Synopsys 提供三种不同级别的 UCIe 接口 IP，区分为“合规”（Compliant）、“兼容”（Compatible）和“定制”（Custom）。“合规”（Compliant）版块透澈适合 UCIe 模范，”Walia 解说说念。“然后是“兼容”（Compatible），它不错与另一端通讯，但可能不适合模范限度。第三个是“定制”（Custom），咱们对其进行了精简，以裁减功耗、改动方针并使其轻量化。”
这可能会影响一些东说念主对要领实用性的观点，因为要领选项太多。“若是选项的层级澄莹，比如‘你支执一级、二级仍是三级？’，那么要领就比较容易照看，” Ansys居品营销总监 Marc Swinnen 暗示。“但若是要领横三顺四，每个东说念主王人自成一片，支执各式要领，那就弗成称之为要领。”
但即使是最接近要领的公司也可能有所转念。“在英特尔里面，咱们使用UCIe，但由于咱们处理的数据量远大，咱们会凭据具体用例修改数据链路层，”Onufryk说说念。“商场将决定哪些功能灵验，哪些没用。灵验的功能会不停发展，而没用的则会天然沦陷。”
与 BoW 竞争
在 BoW 和 UCIe 之间不停发展的竞争中，两者王人通过定制特有完竣进行竞争，而且这些定制版块可能会在一定进度上保留住来。
现在，BoW 与 UCIe 的竞争尚无定论。BoW 经常被合计更轻量，而 UCIe 的新功能可能进一步强化了这一印象。探讨到可选功能，问题变成了：“在最小可行配置下，哪个更轻量？”
这里莫得明确的谜底。有些元素仍然支执BoW，但遴荐使用哪些元素需要的不单是是简单的“分量”评分。两个功能示例是收发器的使用和信号布局。
BoW 允许使用收发器。“在通说念的两侧各有一个辐照器和给与器，”Eliyan 的 Soheili 解说说念。“你不错在归拢条清楚上发送或给与数据。” 使用要领手艺，这必须是半双工通讯。全双工则需要两条清楚，每个标的各一条。Eliyan 的信令手艺允许在单条清楚上进行全双工通讯，但它比较新，尚未得到正常应用。这种遴荐提供了天真性，不错遴荐一条通说念由一条清楚或两条清楚构成。
UCIe 不允许使用收发器，通盘通说念王人有两条清楚。这意味着，关于可能允许使用收发器的应用，BoW 所需的清楚数目将减少一半。
动作该要领的一个寂寥方面，UCIe 包含了凸块细节。“UCIe 指定了凸块的位置、接地和电源的数目、它们的物理标的以及如何扬弃通盘部件，”Donnelly 指出。“并非通盘东说念主王人但愿受到这种进度的限度。” 其主见是指定 PHY 占用空间（UCIe 定约称之为“外形尺寸”），以匡助评估实施合规性。
BoW 莫得这么的条目，允许任何凸块图案或封装尺寸和时势。“深度和宽度王人不错开合自若，”Donnelly 说说念。“但使用 BoW 完竣不同间距和不同 PHY 尺寸的芯片互连，可能比严格罢免模范的 UCIe 更贫乏。” 一些联想师合计，这种外形尺寸天真性让 BoW 变得更“轻”，至少就这少量而言。
Donnelly 暗示：“我合计 BoW 更像是一种架构模范，因为它提供了雷同 Arm AMBA 总线的率领方针。但它的配置法子有好多种。为了确保两头兼容，你必须了了我方遴荐了哪些配置选项。”
一场相当好意思丽的竞争
UCIe 和 BoW 之间的互异并非微不及说念，甚而它们的理念也判然不同。但两者王人有丰富的案例，因此两边王人有拥护者。宣传“重度功能是可选的”这一理念应该有助于 UCIe 完竣更轻量级的联想。
然则，尽管竞争如斯强烈，许多 IP 提供商和其他参与 die-to-die 互连的厂商王人对这两种要领执积极立场，不肯被视为诽谤其中任何一种。两边公开的彼此挫折很少。因此，这与其说是一场全面干戈，不如说是让两边各展长处，望望收尾如何。
与此同期，特有的专属联想仍将保留。Soheili 指出：“咱们合计阻滞式架构将不竭完竣其自己的高效 PHY，因为 2nm 或 3nm 硅片相当相当腾贵。”
部分原因可能只是是要领的内容。“特有治理决策不错针对特定联想进行高度优化，在面积和功耗方面均能提供不凡的成果，”弗劳恩霍夫IIS自适合系统工程部高效电子部门老成东说念主、先进系统集成组组长Andy Heinig暗示。“此外，要领化历程经常发展较慢，因为更新需要多个利益关系者达成共鸣。与特有完竣可能完竣的更快迭代比拟，这可能会蔓延新功能的给与。”
另一些东说念主合计，实执行业要领的芯片曲折口有好多平允。“若是要将芯片动作居品出售，这些特色至关紧迫，” Arm架构居品照看总监 Mark Knight 暗示。“但是，若是一家半导体公司使用芯片动作制造手艺来羼杂工艺节点或将更多晶体管封装在一个封装中，而又不想出售芯片，那么他们可能会遴荐在这些芯片之间使用定制接口。”
Soheili 指出，关于急于加入要领潮水的公司来说，有一个赫然的例外。“NVIDIA 不错不竭左右其封装内的 NVLink，”他说。“它的联想恰是为跋扈 NVIDIA 对自家 chiplet 的需求而联想的。”
与此同期，其他通盘东说念主王人将密切关注这两种要领，马虎会挑选一些功能，并恭候通盘这一切能够带往复报的商场的出现。
https://semiengineering.com/die-to-die-interconnect-standards-in-flux/
半导体极品公众号推选
专注半导体规模更多原创内容
关注公共半导体产业动向与趋势
*免责声明：本文由作家原创。著作内容系作家个东说念主不雅点，半导体行业不雅察转载仅为了传达一种不同的不雅点，不代表半导体行业不雅察对该不雅点赞同或支执，若是有任何异议，欢理睬洽半导体行业不雅察。
今天是《半导体行业不雅察》为您共享的第4038期内容，迎接关注。
『半导体第一垂直媒体』
及时 专科 原创 深度
公众号ID：icbank
心爱咱们的内容就点“在看”共享给小伙伴哦
